





Anschlußbelegung

Bauform: PLCC-68, Plast (Bild 32)

Der U 80608 ist ein Schaltkreis zur Fehlererkennung und -korrektur (Error Detection and Correction, EDC), der in einem System, das eine hohe Zuverlässigkeit des Speichers erfordert, einen fehlerkorrigierenden Code erzeugt und im Falle eines Fehlers die entsprechende Korrektur vornimmt.



Schaltzeichen U 80608 und Schaltzeichen U 80608-2

Bezeichnung der Anschlüsse

1 DI0 bis DI15

DATA IN

53 bis 59

Eingänge für ein 16 Bit Datenwort vom RAM für

61 bis 68

Fehlererkennung und/oder -korrektur

5 bis 12 CBI/SYI0 bis
CBI/SYI7

CHECK BITS IN/SYNDROME IN, Eingänge

35 bis 42 DO/WDI0 bis

DATA OUT/WRITE DATA IN. Ein-/Ausgänge

44 bis 51 DO/WDI15

23 bis 31	SYO/CBO/PPO0 bis SYO/CBO/PPO7	SYNDROME OUT/CHECK BITS OUT/PARTIAL PARITY OUT, Ausgänge
13, 14	PPI0/POS0 PPI1/POS1	PARTIAL PARITY IN/POSITION, Eingänge
15, 16	PPI2/NSL0 PPI3/NSL1	PARTIAL PARITY IN/NUMBER OF SLAVES, Eingänge
17	PPI4/CE	PARTIAL PARITY IN/CORRECTABLE ERROR, Eingang/Ausgang
18 bis 20	PPI5 bis PPI7	PARTIAL PARITY IN, Eingänge
22	$\overline{\text{ERROR}}$	ERROR, Ausgang
52	$\overline{\text{CRCT}}$	CORRECT, Eingang
2	STB	STROBE, Eingang
32, 33	$\overline{\text{BM0}}$, $\overline{\text{BM1}}$	BYTE MARKS, Eingang
21	$\text{R}/\overline{\text{W}}$	READ/WRITE, Eingang
34	$\overline{\text{WZ}}$	WRITE ZERO, Eingang
4	$\text{M}/\overline{\text{S}}$	MASTER/SLAVE, Eingang
3	$\overline{\text{SEDCU}}$	SINGLE EDC UNIT, Eingang
60	U_{CC}	Betriebsspannung + 5 V
26	U_{SS}	Masse für Logik
43	U_{SS}	Masse für Ausgänge


Beschreibung

Der U 80608 ist ein sehr schneller Schaltkreis für die Fehlererkennung und -korrektur in statischen und dynamischen Speichersystemen, die hohe Zuverlässigkeit und Leistung erfordern. Jeder U 80608 kann 8 oder 16 Datenbits und bis zu 8 Prüfbits verarbeiten. Durch Kaskadierung von maximal 5 Schaltkreisen U 80608 können Datenworte bis zu 80 Bit-Breite verarbeitet werden. Andere Möglichkeiten des U 80608 sind Speicherinitialisierung, Lokalisierung von Speicherfehlern und Byte-Schreiben (8 Bit).


Eigenschaften

- Erkennt und korrigiert alle 1 Bit Fehler,
- erkennt alle 2 Bit- und manche Mehr-Bit-Fehler,
- benötigt max. 52 ns für Fehlererkennung und max. 67 ns für Fehlerkorrektur (16 Bit-System),
- besitzt Syndromausgänge für Fehlerlokalisierung,
- ermöglicht folgende Speicherzugriffsarten:
 - * Speicherlesen mit/ohne Fehlerkorrektur
 - * Speicherschreiben
 - * Byte-Schreiben
 - * Lesen - Ändern - Schreiben

- getrennter Ein-/Ausgabebus, kein Systemtakt erforderlich,
- U 80608-2 ist nicht kaskadierbar, sein Timing entspricht den Erfordernissen von 16-Bit-CPU's.



Übersichtsschaltplan U 80608



Übersichtsschaltplan U 80608-2

